接口定义

A8625MY1 通过 Mini PCIe 金手指对外提供所有接口，包含电源、数据、控制和调试接口。

• 接口类型汇总：

接口类型	规格与功能
电源输入	5V~18V 宽压输入（VCC_IN，Pin 2/4/6/8）
数据接口	1×2.5Gbps RJ45 以太网、1×PCIe RC Gen3（2 lane）
USB 接口	1×USB 3.1（SuperSpeed）、1×USB 2.0（HighSpeed）
控制接口	1×UART（1.8V，调试串口）、1×I2C（1.8V）

• 关键引脚定义：

引脚名称	引脚序号	I/O	描述
VCC_IN	2、4、6、8	PI	4个输入电源pin脚，支持5~18V宽压供电。外部需加大电容和齐纳二极管作浪涌保护。
1.8V-OUT	32	PO	1.8V 电源输出，100mA。需要开机才会输出。
GND	1、3、5、7、35、24、36、44	—	接地
PCIE0_REFCLK_M	9	AO	PCIe 参考时钟-
PCIE0_REFCLK_P	11	AO	PCIe 参考时钟+
PCIE0_PWR_EN	10	DO	PCIe 外设电源使能，1.8V电平
PCIE0_RESET_N	12	DO	PCIe 复位信号，1.8V电平
PCIE0_WAKE_N	38	DI	PCIe 唤醒中断请求信号，1.8V电平
PCIE0_CLK_REQ_N	22	DI	PCIe 时钟请求信号，1.8V电平
PCIE0_RX0_M	27	AI	PCIe Lane0 数据接收-
PCIE0_RX0_P	29	AI	PCIe Lane0 数据接收+
PCIE0_TX0_M	31	AO	PCIe Lane0 数据发送-
PCIE0_TX0_P	33	AO	PCIe Lane0 数据发送+
PCIE0_RX1_M	17	AI	PCIe Lane1 数据接收-
PCIE0_RX1_P	19	AI	PCIe Lane1 数据接收+
PCIE0_TX1_M	21	AO	PCIe Lane1 数据发送-
PCIE0_TX1_P	23	AO	PCIe Lane1 数据发送+
DD-	37	AI/AO	RJ45 差分信号，支持2.5G，向下兼容100M和1000M
DD+	39	AI/AO	RJ45 差分信号
DC-	41	AI/AO	RJ45 差分信号
DC+	43	AI/AO	RJ45 差分信号
DB-	45	AI/AO	RJ45 差分信号
DB+	47	AI/AO	RJ45 差分信号
DA-	49	AI/AO	RJ45 差分信号
DA+	51	AI/AO	RJ45 差分信号
DEBUG_UART_TX	13	DO	DEBUG_TX数据发送，1.8V电平。默认为模块Debug口
DEBUG_UART_RX	15	DI	DEBUG_RX数据接收，1.8V电平。默认为模块Debug口
I2C_SDA	14	OD	I2C信号，1.8V电平。模块内经过2.2K上拉到1.8V
I2C_SCL	16	OD	I2C信号，1.8V电平。模块内经过2.2K上拉到1.8V
USB0_HS_DP	26	AI/AO	USB 2.0差分数据正。为高时模块USB2.0切换到pin26,28
USB0_HS_DM	28	AI/AO	USB 2.0差分数据负。为高时模块USB2.0切换到pin26,28
VBUS	30	DI	USB电源输入，用于检测USB插入。为高时模块USB2.0切换到pin26,28
USB1_HS_DM	40	AI/AO	USB 2.0差分数据负。为低时模块内USB2.0切换到pin40,42
USB1_HS_DP	42	AI/AO	USB 2.0差分数据正。为低时模块内USB2.0切换到pin40,42
USB1_SS_TX0_M	46	AO	USB 3.1差分数据发送-
USB1_SS_TX0_P	48	AO	USB 3.1差分数据发送+
USB1_SS_RX0_M	50	AI	USB 3.1差分数据接收-
USB1_SS_RX0_P	52	AI	USB 3.1差分数据接收+

提示

详细载板封装尺寸及引脚排布请参考《A8625MY1 硬件设计指南》（联系 FAE 获取）。